文章來源：吳川斌的博客

什么是阻抗？它與電阻難道不是一樣的嗎？

關(guān)于阻抗（Impedance），老wu發(fā)現(xiàn)很多剛接觸到這個(gè)概念的小伙伴經(jīng)常把它與電阻（Resistance）看作是同等的概念。可能阻抗與電阻按中文名稱來說，他們都帶一個(gè)阻字，而且單位都是Ω，然后阻抗與電阻這兩個(gè)單位還與電壓和電流的比值有關(guān)聯(lián)，所以剛接觸阻抗這個(gè)概念的小伙伴難免會(huì)認(rèn)為阻抗就是電阻的另一種中文名稱吧。

"啥？PCB單端走線要按50Ω阻抗來布線？50Ω阻抗？怕不是說的50Ω電阻吧？” 剛?cè)胄械男』锇閷?duì)于特定阻抗傳輸線的布線難免有這樣的疑惑。在PCB上拉一條50Ω電阻值的走線，這看起來好難啊，其實(shí)實(shí)現(xiàn)起來一點(diǎn)也不容易。 

我們知道，銅的電阻率在物質(zhì)中算是非常低的，石墨烯為1.00×10的?8次方，銀為1.59×10的?8次方，銅為1.7×10的?8次方，而金的電阻率比銅還要高，金的電阻率為2.44×10的?8次方。

電阻R，在長度為l(米)、截面面積為A(平方米)的密度均勻物體的情況下，可以用 R=ρl/A求得。其中ρ是體積電阻率，單位是歐姆·米。

由上邊的公式我們可以直觀地發(fā)現(xiàn)，電阻的大小與長度l為正比關(guān)系，體積電阻率ρ和截面面積A都固定的情況下，我們?cè)赑CB上的走線越長，則電阻值越大，那我們要布一條50歐姆電阻的走線需要拉出多長的距離呢？

上圖是老wu在Si9000里用「線路電阻計(jì)算器」計(jì)算得出的結(jié)果，使用的是剛性覆銅板所采用的電解銅箔（ED銅），T1為銅厚，W1和W2為走線寬度，這三個(gè)參數(shù)對(duì)應(yīng)于電阻計(jì)算公式中的截面面積A，A越小電阻越大，考慮到嘉立創(chuàng)PCB制造工藝目前最小線寬為3mil，所以老wu這里選了4mil的線寬，由于蝕刻工藝的原因，蝕刻后走線的橫截面總是呈現(xiàn)為一個(gè)近似于梯形的結(jié)構(gòu)，靠近基材這一側(cè)的銅箔蝕刻后的寬度總是要比外側(cè)的銅箔要寬一些，老wu這里貼一張嘉立創(chuàng)給出的PCB切片測量示意圖方便大家理解：

銅的電阻率會(huì)隨著溫度的升高而上升，老wu這里按軟件的默認(rèn)值20℃進(jìn)行計(jì)算。

軟件右側(cè)的計(jì)算結(jié)果是走線長度與走線電阻的對(duì)應(yīng)關(guān)系圖，按照上邊的計(jì)算參數(shù)，50Ω電阻的走線長度需要大約240000 mil，換算為公制單位約為 6096 mm，好家伙，需要6米的走線，DDR布線每根線都繞50Ω？不可能，根本不可能啊，PCB面積都不夠繞線的。

通常來說，如果不是出于特殊目的，我們總是希望PCB上的布線電阻越低越好的，因?yàn)殡娮璧拇嬖?，在PCB上銅走線所引導(dǎo)的能量，會(huì)因金屬導(dǎo)線內(nèi)自由電子與晶格之間的碰撞造成一部分能量轉(zhuǎn)換為焦耳熱，這也稱為歐姆損耗，是造成PCB上直流電壓降（DC IR Drop）以及信號(hào)幅值降低的原因。

阻抗并不等同于電阻

阻抗（Impedance）一詞，是英國物理學(xué)家奧利弗·亥維賽（Oliver Heaviside，1850年5月18日—1925年2月3日）提出來的名稱。為了解決當(dāng)時(shí)跨大西洋電報(bào)電纜的信號(hào)在長線傳輸中信號(hào)嚴(yán)重失真的問題，他開始研究電磁波在傳輸線中的傳播現(xiàn)像，并基于基爾霍夫電壓定律及基爾霍夫電流定律，推導(dǎo)出了電報(bào)方程或稱為傳輸線方程，使得可以用電路簡單而直觀的概念來分析電磁波在傳輸線上傳播的問題。

一條電短的傳輸線或者任何長度 ⊿x≤λ/10 的傳輸線分段, 都可由集總電路元件組成的等效電路表示, 這里 λ 是最高頻率對(duì)應(yīng)的波長, 如下圖所示：

圖1 互連線電短部分的集總參數(shù)等效電路

圖中,  R、L、C、G 是單位長度的電阻、電感、電容和電導(dǎo)參數(shù)。得到這種等效電路的前提條件是: 沿著傳播方向 不存在任何電場和磁場分量, 即就是橫電磁波（Transvers Electro Magnetic, TEM）模。

對(duì)于 TEM 波，根據(jù)傳輸線方程，無損耗傳輸線的特性阻抗 Z0 為：

其中 L0 和 C0 分別為傳輸線的分布電感和分布電容。

詳細(xì)的推導(dǎo)過程可以參考文末給出的參考資料[1]。

我們可以通過業(yè)內(nèi)常用的阻抗計(jì)算工具 Si9000 中的無損計(jì)算模式所得的傳輸線參數(shù)來驗(yàn)證一下傳輸線的分布電感和分布電容與無損耗傳輸線的特性阻抗 Z0 的參數(shù)關(guān)系 ：

為什么要控制阻抗？

如上一小節(jié)所述，奧利弗·亥維賽為了解決解決跨大西洋電報(bào)電纜的信號(hào)在長線傳輸中信號(hào)的嚴(yán)重失真問題，提出了傳輸線方程，以解決在傳輸線上更好地引導(dǎo)電磁波的問題，在他發(fā)表的研究論文里提出了阻抗的概念，然后還申請(qǐng)了同軸電纜的發(fā)明專利。

電磁波具有傳播速度、衍射、干涉、折射、反射等物理特性，電磁波沿傳輸線傳播，在傳輸線的阻抗突變處就會(huì)發(fā)射電磁波的反射現(xiàn)像，這種由于阻抗變化而引起的反射是信號(hào)失真和信號(hào)質(zhì)量退化的主要根源。

反射的影響是由傳輸線的長度以及信號(hào)的上升/下降沿時(shí)間共同決定的。一個(gè)初略的經(jīng)驗(yàn)法則是，如果信號(hào)在傳輸線上傳輸時(shí)所產(chǎn)生的時(shí)延Td小于信號(hào)脈沖上升/下降沿時(shí)間的20%，這時(shí)即使信號(hào)到達(dá)負(fù)載端后發(fā)送了反射，但此時(shí)源端的信號(hào)正處于上升/下降沿的變化階段，反射的信號(hào)會(huì)被上升/下降沿變化的信號(hào)所掩蓋掉。

另一個(gè)消除信號(hào)反射影響的措施就是使用具有阻抗匹配管控的傳輸線結(jié)構(gòu)，通過控制走線和參考平面的幾何結(jié)構(gòu)和疊層方式，可以得到不同形式的傳輸線，這就需要合理安排疊層結(jié)構(gòu)。

雖然雙面板也能實(shí)現(xiàn)阻抗控制，但如果要實(shí)現(xiàn)50Ω的阻抗控制，電路板的面積就變得特別大，而現(xiàn)代電子產(chǎn)品越來越小巧，功能更加集成，這就不得不提到高多層板的應(yīng)用，在很小的面積上實(shí)現(xiàn)功能模塊精密布局，還能實(shí)現(xiàn)無數(shù)種阻抗。

與單面、雙面板相比，生產(chǎn)高多層需要處理層間連接、層間堆疊和對(duì)準(zhǔn)、信號(hào)完整性和電磁干擾以及熱管理等難題，對(duì)工藝能力和精度控制要求非常高。而嘉立創(chuàng)作為深耕PCB行業(yè)近20年的專業(yè)廠商，以助力全球硬件創(chuàng)新為己任，在高多層板制造板塊，給電子產(chǎn)品研發(fā)提供了極大的支持。

目前，嘉立創(chuàng)PCB制造最高可達(dá)32層，最小孔徑可達(dá)0.15mm，最小線寬線距可達(dá)0.0762mm，并支持?jǐn)?shù)百種層壓結(jié)構(gòu)，足以應(yīng)對(duì)各種傳輸線結(jié)構(gòu)以及具有多個(gè)電源/地平面的疊層要求。

同樣研發(fā)一款產(chǎn)品，一位有經(jīng)驗(yàn)的工程師會(huì)綜合考慮產(chǎn)品的可制造性、成本、交期等因素，相信有不少人都遇到過把設(shè)計(jì)推倒重來的情況，可謂是一把辛酸淚。就拿阻抗來說，常規(guī)流程是通過線寬線距計(jì)算阻抗值，為了達(dá)到理想阻抗值，可能要調(diào)整多次線寬線距，而你能保證這個(gè)線寬線距，PCB廠商一定能生產(chǎn)得出來么？

嘉立創(chuàng)為了讓用戶少走彎路，直接把復(fù)雜阻抗計(jì)算做成了一個(gè)網(wǎng)頁，還提供免費(fèi)的疊層結(jié)構(gòu)，具體是什么樣的，且聽老wu繼續(xù)往下講。

如何設(shè)計(jì)利于板廠管控的阻抗？

通過上邊無損耗傳輸線的計(jì)算公式我們知道，特性阻抗 Z0 受分布電感和分布電容的影響，理論上通過調(diào)整PCB上基材介質(zhì)厚度、線寬、介電常數(shù)以及走線厚度都可以達(dá)到調(diào)整特性阻抗 Z0 的目的。但是，這些參數(shù)又受到實(shí)際PCB制造的約束，也就是說，所設(shè)計(jì)的疊構(gòu)必須符合生產(chǎn)制造的要求才行。

因此，基于PCB板廠給出的疊構(gòu)模板進(jìn)行阻抗設(shè)計(jì)是一個(gè)很好的開始。

記得老wu剛畢業(yè)參加工作的時(shí)候，當(dāng)時(shí)設(shè)計(jì)PCB向板廠拿阻抗模板，還要聯(lián)系板廠的業(yè)務(wù)交涉一番，而現(xiàn)在像嘉立創(chuàng)他們家就直接把阻抗模板放在了官網(wǎng)：

https://tools.jlc.com/jlcTools/#/impedanceDefaultTemplate

確實(shí)方便多了，而且目前嘉立創(chuàng)提供的阻抗模板也多達(dá)480種，基本覆蓋了常用的場景，當(dāng)然，對(duì)于需要考慮低損耗板材的情況，老wu也希望他們后續(xù)能安排上吧。

嘉立創(chuàng)阻抗計(jì)算神器使用說明

通過層壓結(jié)構(gòu)模板「排排列」的對(duì)比布局方式，可以快速查看疊層的各層的厚度的分布情況以及所用的玻璃布風(fēng)格類型，老wu個(gè)人覺得這樣選擇起來會(huì)比較方便一些。

阻抗模板里給出了常用疊構(gòu)的銅厚、介質(zhì)厚度等信息，如果要將這些參數(shù)填入到Si9000中進(jìn)行驗(yàn)證，這還少了個(gè)介電常數(shù)DK的信息。

實(shí)際的制造后的DK，嘉立創(chuàng)會(huì)根據(jù)板材廠商提供的原始基材DK值，結(jié)合實(shí)際測量的阻抗值進(jìn)行反推微調(diào)，所以最新的介電常數(shù)值可以訪問嘉立創(chuàng)官網(wǎng)上的「嘉立創(chuàng)阻抗計(jì)算神器使用說明」頁面獲取，見鏈接：

http://tools.mwcbase.cn/portal/server_guide_37381.html

阻抗控制驗(yàn)證

在 PCB 制造完成后，可以使用阻抗測試條來驗(yàn)證阻抗控制（阻抗測試條是用于測試 PCB 制造工藝質(zhì)量的 PCB）。阻抗測試條與 PCB 制作在同一面板上，通常在邊緣處添加。然后進(jìn)行檢查，以確保層對(duì)齊、電氣連接正確，并進(jìn)行橫截面檢查以檢查內(nèi)部結(jié)構(gòu)。

通過使用時(shí)域反射計(jì) (TDR) 可以測試阻抗。隨后，將生成一份報(bào)告，指示 PCB 上是否達(dá)到了特性阻抗。

半成品阻抗條

在嘉立創(chuàng)的下單頁面，提供了阻抗測試報(bào)告的服務(wù)。

目前該阻抗測試報(bào)告為收費(fèi)項(xiàng)目，當(dāng)你下單時(shí)選擇需要阻抗測試報(bào)告時(shí)，嘉立創(chuàng)在生產(chǎn)過程中會(huì)做特別管控，在交貨時(shí)會(huì)測試阻抗，因此會(huì)增加相應(yīng)的成本。

總結(jié)

隨著高速信號(hào)的發(fā)展，PCB設(shè)計(jì)人員需要考慮可能影響 PCB 性能的多種因素。這些考慮因素之一是阻抗控制，它對(duì)信號(hào)完整性和電磁兼容性都具有重要意義。

嘉立創(chuàng)提供了常用的疊層模板，具有高達(dá)32層的高層板制造能力，提供了PCB制造過程中的阻抗管控以及PCB的阻抗測量報(bào)告，使得PCB上的阻抗設(shè)計(jì)變得更簡單。

參考文獻(xiàn)

[1]David M. Pozar. 微波工程（第四版）. 譚云華 等 譯. 北京: 電子工業(yè)出版社出版